Kiểm Tra Hành Trình Một Phần Van ESD: Thực Hiện Tại Hiện Trường và Tuân Thủ IEC 61511 với Invensys Foxboro và GE Mark VIe

ESD Valve Partial Stroke Testing: Field Execution and IEC 61511 Compliance with Invensys Foxboro and GE Mark VIe

Thực hiện kiểm tra hành trình một phần (PST) đúng cách, ghi lại kết quả và bảo vệ tính toàn vẹn của SIL mà không làm gián đoạn quá trình.

Tại sao PST quan trọng đối với vòng lặp SIL 2

Van ESD không bao giờ di chuyển là một rủi ro. Tình trạng kẹt cơ học, nhiễm bẩn ghế van và mỏi lò xo bộ truyền động phát triển âm thầm trong quá trình vận hành bình thường. Kiểm tra hành trình một phần (PST) phát hiện các lỗi này mà không làm gián đoạn quá trình. Điều 16.2.5 của IEC 61511 yêu cầu các bài kiểm tra chứng minh được ghi chép theo khoảng thời gian dựa trên mục tiêu SIL và tính toán PFDavg.

Đối với vòng lặp SIL 2 với mục tiêu PFDavg dưới 0,01, khoảng thời gian kiểm tra chứng minh đầy đủ là một năm. PST hàng quý nâng cao độ bao phủ chẩn đoán (DC) từ 0% lên khoảng 60% cho các phần tử cuối, giảm gần một nửa PFDavg. Các kỹ sư bỏ qua PST sẽ làm giảm biên độ an toàn SIL 2 mà không nhận ra.

Card đầu ra rời Invensys Foxboro FBM242 điều khiển cuộn dây solenoid 24 VDC. Logic văn bản cấu trúc (ST) GE Mark VIe điều khiển chuỗi PST qua khối chức năng PSTSEQ chuyên dụng.

Cấu hình PSTSEQ trên GE Mark VIe

Đầu tiên, kiểm tra điện trở cuộn dây solenoid tại các đầu nối trường FBM242. Điện trở nên nằm trong khoảng 40–80 Ω. Dưới 35 Ω cho thấy chập; trên 100 Ω cho thấy cuộn dây hở.

Thứ hai, cấu hình khối PSTSEQ Mark VIe:

  • PST_TRAVEL: 15% hành trình đầy đủ — xác nhận sự tự do cơ học mà không làm gián đoạn quá trình
  • PST_TIME_LIMIT: 30 giây — khối phát tín hiệu PST_FAIL và khóa báo động nếu vượt quá
  • PST_RECOVERY_DELAY: 10 giây — cho phép van trở về hoàn toàn trước khi xác nhận thành công
  • INHIBIT_TRIP: TRUE trong quá trình thực hiện — phải tự động xóa sau khi PST_TIME_LIMIT kết thúc

Thứ ba, xác nhận phản hồi vị trí qua HART trên kênh AI Foxboro FBM207. Kiểm tra đầu ra 4–20 mA tương ứng với hành trình 0–100% trong sai số ±1% tại thiết bị hiệu chuẩn.

Thực hiện tại hiện trường từng bước

Bước 1: Lấy giấy phép làm việc (PTW). Xác nhận điều kiện quá trình ổn định. Thông báo cho CCR và ghi lại thời gian bắt đầu trong CMMS.

Bước 2: Tại trạm làm việc Mark VIe, xác nhận INHIBIT_TRIP đã được kích hoạt. Xác nhận van đang MỞ (cuộn dây solenoid được cấp điện).

Bước 3: Phát lệnh PST_INITIATE. Khối PSTSEQ ngắt điện kênh FBM242 DO. Van di chuyển về phía đóng.

Bước 4: Giám sát phản hồi AI HART. Van phải đạt 15% đóng trong giới hạn thời gian PST_TIME_LIMIT. Thời gian hành trình điển hình: 3–8 giây (khí nén), 8–15 giây (thủy lực).

Bước 5: Quan sát PST_SUCCESS. PSTSEQ cấp lại điện cho solenoid. Xác nhận phản hồi 100% trong PST_RECOVERY_DELAY.

Bước 6: Xác nhận INHIBIT_TRIP tự động xóa. Kiểm tra không còn báo động khóa trong BẢNG TỔNG HỢP BÁO ĐỘNG Foxboro. Ghi lại thời gian hành trình, phần trăm hành trình đỉnh, điện trở cuộn dây và kết quả đạt/không đạt.

Các mẫu lỗi PST phổ biến

Không phát hiện chuyển động: PSTSEQ hết thời gian khi hành trình bằng không. Đo điện áp cuộn dây solenoid tại đầu nối FBM242 trong khi phát lệnh — điện áp phải giảm từ 24 VDC xuống dưới 2 VDC trong 200 ms. Không giảm điện áp cho thấy lỗi bộ điều khiển đầu ra FBM242 hoặc mạch dây hở.

Van dừng trước 15%: áp suất khí cấp cho bộ truyền động có thể dưới 4,5 bar. Dưới 4,0 bar, lực lò xo không thể vượt áp suất chênh lệch đường ống. Đo áp suất cấp tại bộ điều chỉnh bộ truyền động bằng đồng hồ đo hiệu chuẩn.

Van không hồi về mở hoàn toàn: kiểm tra cổng xả van pilot có băng hoặc mảnh vụn không. Ở vùng lạnh, điểm sương khí công cụ phải dưới –20°C để tránh đóng băng trong các đường dẫn bộ truyền động.

Phản hồi HART hiển thị 3,6 mA giữa hành trình: bộ định vị đã vào trạng thái lỗi do áp suất khí bộ truyền động thấp. Xác nhận áp suất đầu nguồn độc lập bằng đồng hồ đo tại chỗ.

Tác động của PST hàng quý lên PFDavg

Phụ lục D phần 6 IEC 61508 gán DC = 60% cho van ESD có lò xo hồi vị với PST hành trình 15% hàng quý. Với λDU = 1×10⁻⁵/giờ, Ti = 8760 giờ, T_PST = 2190 giờ:

PFDavg = (λDU × 0.40 × 8760)/2 + (λDU × 0.60 × 2190)/2 = 0.01752 + 0.00657 = 0.0241

Không có PST: PFDavg = 0.0438. PST hàng quý giảm PFDavg phần tử cuối 45% — rất quan trọng cho các vòng lặp SIL 2 gần giới hạn. Xuất nhật ký SOE GE Mark VIe dưới dạng CSV và đính kèm vào hồ sơ CMMS để truy xuất kiểm toán theo Điều 16.5 IEC 61511.

Kết luận và lời khuyên hành động

Thực hiện PST hàng quý, cấu hình PSTSEQ chính xác và ghi lại mọi kết quả. Bộ đôi Foxboro FBM242Mark VIe PSTSEQ cung cấp quy trình làm việc đáng tin cậy. Các lỗi phổ biến nhất là áp suất khí bộ truyền động thấp và mất phản hồi bộ định vị — kiểm tra cả hai trước mỗi lần kiểm tra. Đảm bảo INHIBIT_TRIP tự động xóa sau mỗi PST. Bỏ qua không xóa sẽ làm giảm cấp độ SIL 2 của vòng lặp một cách âm thầm. Xem xét lại PFDavg hàng năm và cập nhật báo cáo xác minh SIL trước mỗi cuộc kiểm toán an toàn.

Hiển thị tất cả
Bài đăng trên blog
Hiển thị tất cả
Triconex Safety Instrumented Systems: Configuring Modbus TCP Communication for Process Protection

Hệ thống An toàn Instrumented Triconex: Cấu hình Giao tiếp Modbus TCP để Bảo vệ Quy trình

Hướng dẫn tích hợp SIS từng bước bao gồm cấu hình Triconex Tricon TXP Modbus TCP, ánh xạ thanh ghi, thiết lập client DeltaV DCS và quy trình khắc phục sự cố có hệ thống cho bảo vệ quy trình dầu khí.
HART Loop Diagnostics on Emerson and Yokogawa Transmitters: A Field Step-by-Step Guide

Chẩn đoán vòng lặp HART trên bộ phát Emerson và Yokogawa: Hướng dẫn từng bước tại hiện trường

Hướng dẫn từng bước tại hiện trường về chẩn đoán vòng lặp HART trên bộ truyền Emerson Rosemount 3051S và Yokogawa EJA110E — bao gồm xác minh lớp vật lý, xung đột chế độ bùng nổ, khắc phục sự cố nhiễu và các bẫy địa chỉ đa điểm.
Allen-Bradley EtherNet/IP Configuration Guide: CIP Messaging with Logix 5000 Controllers

Hướng Dẫn Cấu Hình Allen-Bradley EtherNet/IP: Giao Tiếp CIP với Bộ Điều Khiển Logix 5000

Hướng dẫn thực tiễn về thiết lập mạng EtherNet/IP, cấu hình bộ điều khiển Studio 5000, trao đổi dữ liệu dựa trên thẻ CIP và khắc phục sự cố cho hệ thống Allen-Bradley ControlLogix và CompactLogix.