Gambaran Umum

Panduan ini menyediakan prosedur lapangan lengkap untuk merencanakan, melaksanakan, dan mendokumentasikan uji bukti SIL 2 pada sistem Honeywell Safety Manager SC. Artikel ini berfokus pada verifikasi PFDavg, uji bukti logic solver, uji stroke parsial katup ESD, dan praktik dokumentasi siap audit IEC 61511. Perbandingan dengan metodologi HIMA HIMatrix disertakan untuk menyelaraskan strategi keselamatan lintas platform.

Mengapa Uji Bukti SIL 2 Gagal Audit dan Menyebabkan Trip

IEC 61511 mengharuskan uji bukti berkala untuk memastikan Fungsi Instrumentasi Keselamatan (SIF) mempertahankan kinerja keselamatan yang diklaim. Pabrik gagal audit dan mengalami trip palsu ketika uji bukti tidak lengkap, dokumentasi buruk, atau dilaksanakan tanpa memahami dampak interval uji bukti terhadap PFDavg.

Honeywell Safety Manager SC biasanya beroperasi dalam arsitektur 1oo1D atau 1oo2D dengan cakupan diagnostik antara 90–99%. Memperpanjang interval uji bukti dari 12 bulan menjadi 24 bulan dapat meningkatkan PFDavg hingga 2,3 kali, yang berpotensi membuat SIF tidak memenuhi kepatuhan SIL 2.

Perencanaan Pra-Uji dan Verifikasi PFDavg

Sebelum pengujian lapangan, insinyur harus memverifikasi bahwa setiap SIF tetap dalam rentang PFDavg SIL 2 (10⁻³ hingga 10⁻²). Laporan verifikasi Honeywell SLM menyediakan data tingkat kegagalan, cakupan diagnostik, dan interval uji bukti yang diasumsikan.

• Verifikasi interval uji bukti aktual yang digunakan di pabrik.
• Hitung ulang PFDavg jika frekuensi pengujian berubah.
• Pastikan ruang lingkup uji mencakup sensor, logic solver, dan elemen akhir.

Kegagalan berbahaya yang tidak terdeteksi pada transmitter memerlukan pengujian keluar layanan secara sengaja menggunakan sumber yang dikalibrasi.

Prosedur Uji Bukti Logic Solver

• Tempatkan SIF dalam bypass dan catat detail log audit.
• Konfirmasi diagnostik modul tidak menunjukkan kesalahan laten.
• Paksa input di atas titik trip dan ukur waktu respons.
• Verifikasi modul output mematikan elemen akhir.
• Reset sistem dan konfirmasi pemulihan kondisi normal.
• Arsipkan laporan uji bukti dengan tanda tangan digital.

Waktu respons Safety Manager SC yang dapat diterima biasanya ≤250 ms.

Uji Stroke Parsial Katup ESD (PST)

Uji stroke parsial memungkinkan validasi pergerakan katup selama operasi normal, mengurangi gangguan proses sambil tetap memberikan kredit uji bukti.

• Verifikasi kondisi proses memungkinkan penutupan parsial.
• Mulai PST dan pantau sinyal umpan balik posisi.
• Konfirmasi katup mencapai ~15% perjalanan dalam waktu dasar.
• Naikkan PST yang gagal ke uji stroke penuh.
• Pantau tren waktu perjalanan untuk mendeteksi degradasi mekanis.

HIMA HIMatrix menggunakan output PST yang terisolasi perangkat keras, memberikan pemisahan antara pengujian dan perintah operasional.

Persyaratan Dokumentasi IEC 61511

Catatan uji bukti harus mencakup:

• Tanggal uji dan identifikasi teknisi
• Hasil lulus/gagal
• Kondisi saat ditemukan dan saat selesai
• Durasi bypass
• Perhitungan ulang PFDavg setelah kegagalan

Data saat ditemukan yang hilang, periode bypass yang tidak terdokumentasi, dan kurangnya perhitungan ulang PFDavg adalah kegagalan audit yang paling umum.

Kesimpulan

Uji bukti SIL 2 memastikan PFDavg tetap dalam batas kasus keselamatan. Selaraskan prosedur dengan IEC 61511 daripada daftar periksa spesifik vendor dan tinjau PFDavg setiap tahun menggunakan data tingkat kegagalan terbaru. Keselamatan fungsional adalah aktivitas siklus hidup berkelanjutan, bukan tugas commissioning sekali saja.