Emerson DeltaV SIS forró tartalék átkapcsolás és beolvasási idő optimalizálása

Miért fontos a Hot Standby az SIS architektúrákban

Egy biztonsági műszerrendszernek a meghatározott folyamatbiztonsági időn (PST) belül kell reagálnia. Az Emerson DeltaV SIS SLS 1508 logikai megoldó 1oo2D hardverarchitektúrát használ, amely egy elsődleges processzort párosít egy hot-standby processzorral. Mindkét processzor folyamatosan azonos logikát futtat. Az átkapcsolás 100 ms alatt történik meg, megfelelve az IEC 61511 11.9-es pontjának a SIL 2 hurkok rendelkezésre állási követelményeinek.

Azonban a rossz konfiguráció kellemetlen átkapcsolásokat okozhat, amelyek megzavarják a vezérlést és hamis riasztásokat váltanak ki. Az ok általában egy hibásan beállított watchdog időzítő vagy túl hosszú beolvasási idő. A Honeywell Safety Manager SC és egy DeltaV SIS azonos ESD szekrényben lévő szinkronizációs szívverési intervallumainak eltérése hamis diagnosztikai eltérésriasztásokat okozhat a beüzemelést követő hetekben.

SLS 1508 kétprocesszoros szinkronizációs architektúra

Az SLS 1508 két CPU-t tartalmaz: CPU-A (elsődleges) és CPU-B (tartalék). Egy 100 Mbps sebességű szinkronizációs buszt osztanak meg. Minden beolvasási ciklusban CPU-A elküldi I/O tábláját CPU-B-nek. CPU-B összehasonlítja a beérkező adatokat a saját beolvasási eredményével. Az eltérés számláló növekszik minden eltérés esetén. A watchdog átkapcsolást indít, ha a számláló meghaladja a konfigurálható küszöbértéket.

A beüzemelés során ellenőrizendő kulcsparaméterek:

• Watchdog időtúllépés: alapértelmezett 500 ms, minimum 200 ms SIL 2 PST < 2 s esetén
• Szinkronizációs eltérésküszöb: alapértelmezett 3 egymást követő eltérés átkapcsolás előtt
• CPU-B beolvasási eltolás: nem haladhatja meg a 10 ms-t CPU-A-hoz képest
• Memória ellenőrzőösszeg intervallum: 60 másodpercenként az alkalmazáskód integritásának ellenőrzésére

Ezekhez a paraméterekhez a DeltaV Explorerben az SLS Controller Properties alatt férhet hozzá. Állítsa a watchdogot 400 ms-re, ha a PST 1,5 s. Ez 1,1 s tartalékot biztosít a hibaészlelés után, mielőtt a végső elemnek reagálnia kell.

Beolvasási időkeret és IEC 61511 megfelelés

Az IEC 61511 11.7.5 pontja előírja, hogy a logikai megoldó beolvasási ideje legfeljebb a PST tizede lehet. 2 s PST esetén a maximális beolvasási idő 200 ms. A DeltaV SIS tipikusan 100 ms-on fut SIL 2 és 250 ms-on SIL 1 esetén. Ellenőrizze a tényleges beolvasási időt a DeltaV Diagnostics Controller Performance részében.

• 1. lépés: Nyissa meg a DeltaV Explorert. Navigáljon az SLS Controller → Module Properties → Scan Statistics menüponthoz.
• 2. lépés: Rögzítse a maximális beolvasási időt 24 órás időszak alatt, beleértve a műszakváltás csúcsait is.
• 3. lépés: Azonosítsa azokat a funkcióblokkokat, amelyek egyenként több mint 5 ms-ot fogyasztanak. Ezek alkalmasak szétválasztásra.
• 4. lépés: Mozgassa a nem biztonsági logikai blokkokat (pl. ok-okozati mátrix számítási segédek) egy DeltaV CHARM I/O vezérlőhöz.
• 5. lépés: Ellenőrizze újra a beolvasási időt az átrendezés után. Győződjön meg róla, hogy az 180 ms alatt marad 10%-os tartalékkal.

Átkapcsolási hibaelhárítás: ötlépéses eljárás

A kellemetlen átkapcsolások DeltaV Event Chronicle bejegyzést generálnak 10-es súlyossági szinten. Az alábbi eljárással izolálhatja az okot:

• 1. lépés: Exportálja az Event Chronicle-t az átkapcsolást megelőző 30 percre. Szűrjön SLS Controller forrásra. Keresse az eltérés számláló növekedéseit és CPU hőmérséklet-riasztásokat.
• 2. lépés: Ellenőrizze a 24 VDC tápfeszültséget az SLS 1508 hátlapi P1 és P2 termináljainál. Elfogadható tartomány 21,6–26,4 VDC. 22 VDC alatti feszültség szinkronizációs busz hibákat okoz.
• 3. lépés: Ellenőrizze a szinkronizációs busz kábelt a két CPU kártya között. A DeltaV SIS egy sajátos szalagkábelt használ. Vizsgálja meg a kártya élcsatlakozóján a hajlott tüskéket. Cserélje, ha az 1-es és 16-os tüske közötti ellenállás meghaladja az 5 Ω-t.
• 4. lépés: Tekintse át az I/O eltérés naplót. Egy adott bemeneti csatorna ismételt megjelenése hibás terepi eszközre vagy laza csatlakozásra utal. Ellenőrizze az érintett DIN sín terminálblokk oxidációját.
• 5. lépés: Győződjön meg róla, hogy mindkét CPU firmware verziója megegyezik. Navigáljon az SLS Controller Properties → Diagnostics → Firmware Version menüponthoz. A firmware verziók eltérése folyamatos, alacsony szintű eltéréseket okoz percenként 1–2 alkalommal.

Hosszabb beolvasási idők PFDavg hatása

A beolvasási idő túllépése az IEC 61511 keretet nem okoz azonnali leállást. Ugyanakkor növeli a diagnosztikai lefedettség hitelt, amelyet a SIL ellenőrzési számításban igényelnek. Az Emerson csak akkor értékeli 99%-os diagnosztikai lefedettségnek (DC = 0,99) az SLS 1508-at, ha a beolvasási idő a megadott értéken belül marad. Ha a beolvasási idő meghaladja a 200 ms-t egy SIL 2 hurok esetén, 1 éves bizonyító teszt intervallummal (Ti = 8,760 h) és λDU = 2×10⁻⁶/h, a PFDavg 0,0088-ról kb. 0,0115-re emelkedik — túllépve a SIL 2 felső határát, ami 0,01.

A Honeywell Safety Manager SC telepítések gyakran futnak a DeltaV SIS mellett ugyanabban az ESD szekrényben. A Safety Manager alapértelmezett feladatciklusa 200 ms. Biztosítsa, hogy a két rendszer ugyanazt az NTP időforrást használja — használjon stratum 1 GPS-vezérelt órát az OT hálózaton. Az 50 ms-nál nagyobb időeltolódás a két SIS rendszer között a eseménysorozat naplókban az indító okok és a végső elemek válaszainak helytelen sorrendjét okozza.

Következtetés és javasolt lépések

Az Emerson DeltaV SIS hot standby teljesítménye három tényezőtől függ: a watchdog időzítő összehangolása, a beolvasási időkeret betartása és a szinkronizációs busz épsége. Kezdje egy 24 órás beolvasási idő alapértékkel a végső átvétel előtt. Erősítse meg, hogy az eltérésküszöb és a firmware verzió mindkét CPU-n azonos. Ossza újra a funkcióblokkokat, ha a CPU kihasználtság meghaladja a 80%-ot. Ellenőrizze a 24 VDC tápellátást a hátlapi terminálokon. Ezek a lépések védik a SIL 2 PFDavg számítást és megakadályozzák a kellemetlen átkapcsolásokat a termelésben. Dokumentáljon minden paraméterváltozást az IEC 61511 16.3 pontja szerinti kiinduló és végállapot feljegyzésekkel.

Szerző: Chen Hao, ipari automatizálási mérnök, több mint 10 éves tapasztalattal PLC, DCS és vezérlőrendszerek területén.